联芸科技面试题（2026 最新）
联芸科技相关面试题，按最终去重题目聚合。
共 158 道真题 · 更新 2026-08-05
筛选题目
考察点
技术栈
第 101 题sizeof一个数组结果是什么？ 考察对sizeof求数组长度原理的理解及易错点第 102 题CPU多级流水、分支预测的原理是什么？如何避免分支预测错误？ 考察对CPU流水线架构、分支预测机制及性能优化策略的理解第 103 题有用过多核的ARM芯片吗？ 考察多核ARM芯片的实践经验与理解深度第 104 题传感器的低功耗实现方式有哪些？ 考察对传感器系统低功耗设计策略的系统性理解第 105 题静态区（静态存储区）里面存储了哪些内容？ 考察对内存分区中静态存储区存储内容与生命周期特点的理解第 106 题请介绍SPI协议的基本工作原理、主要信号线及其应用场景，并说明它与其他常见串行接口的区别。 考察对SPI串行通信协议的原理、信号定义、优缺点及典型应用的掌握程度第 107 题在最近的[你的项目]中，请具体描述你遇到的一个[技术难点或个人洞察]，并解释你是如何从[问题原因]出发设计[解决方案]的？ 考察候选人识别问题本质、设计解决方案并进行结果验证的能力第 108 题回归脚本怎么实现？ 考察回归测试脚本的设计思路与自动化实现能力第 109 题请说明C语言中static关键字在不同作用域下的作用。 考察对C语言存储类与作用域机制的理解第 110 题请介绍你对C语言位域（bit-field）的理解和使用经验。 考察对C语言位域语法、内存布局及适用场景的掌握程度第 111 题收获最大的项目是哪个？ 考察项目复盘、能力成长与自我认知第 112 题单向链表的逆序怎么做？ 考察链表基本操作、指针修改和边界处理能力第 113 题请解释CPU缓存（Cache）的工作原理以及多级Cache（L1/L2/L3）的典型结构。 考察对缓存层次结构、局部性原理和多级缓存协调机制的理解第 114 题静态变量存放在程序内存的哪一部分？ 考察对C/C++内存布局中数据段和静态存储区的基础理解第 115 题请介绍一个你最有代表性的项目，说明它实现了什么、你的角色以及最终效果。 考察候选人的项目理解、个人贡献与结果呈现能力第 116 题请说明高速缓存行（Cache Line）的典型结构以及它如何影响程序性能。 考察对缓存行、伪共享及其性能影响的理解第 117 题请介绍一下你在简历中做过的项目。 考察候选人项目经历的真实性、个人贡献与成果梳理能力第 118 题请谈谈你对嵌入式存储和嵌入式底层开发方向的看法。 考察对嵌入式底层技术方向的理解和兴趣第 119 题请说明Verilog中reg、wire和SystemVerilog中logic数据类型的区别，以及它们各自适用的场景。 考察对硬件描述语言中对变量与线网类型及其赋值规则的理解第 120 题请比较 SPI 和 UART 通信协议在接口、时序与适用场景上的相同与不同之处。 考察对常用串行通信协议原理与工程选型的理解