电子/硬件开发面试题更新 2026-08-05
阻塞赋值和非阻塞赋值的区别是什么？
沐曦电子/硬件开发电子/半导体风险判断技术原理
考察说明
考察Verilog中赋值语义对时序逻辑和组合逻辑建模的影响
回答思路
- 准确描述阻塞赋值和非阻塞赋值的执行顺序差异
- 说明两者在组合逻辑与时序逻辑中的典型用法
- 指出非阻塞赋值在时序电路中的优势（避免竞争冒险）
- 举例说明错误混用可能导致的仿真与综合不一致
本题附完整参考答案与评分标准
登录后可查看结构化答题指导；也可以直接开一场模拟面试，AI 面试官用本题实时追问并给出评分。
